Sary AM3352BZCZA100
Toetoetra
Hatramin'ny 1-GHz Sitara™ ARM® Cortex®
-A8 32‑Bit RISC processeur
- NEON™ SIMD Coprocessor
- 32KB an'ny L1 Instruction ary 32KB an'ny Data Cache miaraka amin'ny hadisoana tokana
mamantatra
- 256KB an'ny L2 Cache miaraka amin'ny kaody fanitsiana diso (ECC)
- 176KB an'ny On-Chip Boot ROM
- 64KB an'ny RAM natokana
- Emulation sy Debug - JTAG
- Controller Interrupt (hatramin'ny 128 Interrupt Requests)
Fahatsiarovana amin'ny Chip (RAM L3 zaraina)
- 64KB an'ny General-Purpose On-Chip Memory Controller (OCMC) RAM
- Azo idirana amin'ny Master rehetra
- Manohana ny fitazonana ho an'ny fifohazana haingana
Interface fitadidiana ivelany (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
-maso
– mDDR: 200-MHz Clock (400-MHz tahan'ny angona)
– DDR2: 266-MHz Clock (532-MHz tahan'ny angona)
– DDR3: Famantaranandro 400MHz (Tamin'ny angona 800MHz)
– DDR3L: 400-MHz Clock (800-MHz tahan'ny data)
– 16-Bit Data Bus
- 1GB amin'ny habaka azo adika tanteraka
- Manohana ny fanamboarana fitaovana fitadidiana x16 na roa x8
- General-Purpose Memory Controller (GPMC)
- Fifandraisana fitadidiana asynchronous 8-Bit sy 16-Bit Flexible miaraka amin'ny fifantenana Chip fito (NAND, NOR, Muxed-NOR, SRAM)
- Mampiasa BCH Code hanohanana 4-, 8-, na 16-Bit ECC
- Mampiasa Code Hamming hanohanana ECC 1-Bit
- Module Locator Error (ELM)
- Ampiasaina miaraka amin'ny GPMC hitadiavana ny adiresin'ny hadisoana angon-drakitra avy amin'ny polynomial Syndrome vokarina amin'ny alàlan'ny algorithm BCH
- Manohana 4-, 8-, ary 16-Bit isaky ny 512-Byte Block Error Location miorina amin'ny BCH Algorithm
Subsystème Unite Real-Time Programmable sy Subsystem amin'ny Fifandraisana Indostrialy (PRU-ICSS)
- Manohana Protocols toy ny EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP ™, sy ny maro hafa
- Units roa azo zahana amin'ny fotoana tena izy (PRU)
- 32-Bit Load/Store RISC Processor afaka mandeha amin'ny 200 MHz
- 8KB an'ny fampianarana RAM miaraka amin'ny fitsirihana diso tokana (Parity)
- 8KB an'ny data RAM miaraka amin'ny fitsirihana diso tokana (Parity)
- Mpampitombo 32-Bit tokana miaraka amin'ny mpanangona 64-bit
- Ny Module GPIO nohatsaraina dia manome fanohanana ShiftIn/Out sy Latch parallèle amin'ny famantarana ivelany
- 12KB an'ny RAM zaraina miaraka amin'ny fisavana lesoka tokana (Parity)
- Banky misoratra anarana telo 120-byte azon'ny PRU tsirairay
– Interrupt Controller (INTC) ho an'ny fitantanana ny hetsika fampidirana rafitra
- Bus Interconnect eo an-toerana hampifandray ny Masters anatiny sy ivelany amin'ny loharanon-karena ao anatin'ny PRU-ICSS
- Periferika ao anatin'ny PRU-ICSS:
- Seranan-tsambo UART iray miaraka amin'ny Pins fanaraha-maso ny fikorianan'ny rano,
Manohana hatramin'ny 12 Mbps
- Module One Enhanced Capture (eCAP).
- Seranana Ethernet MII roa manohana ny indostria
Ethernet, toy ny EtherCAT
- Seranana MDIO iray
Power, Reset, and Clock Management (PRCM) Module
- Mifehy ny fidirana sy fivoahana amin'ny maodely Stand-by sy Deep-Sleep
- Tompon'andraikitra amin'ny filaharan'ny torimaso, ny filaharan'ny Power Domain Switch-off, ny fifohazana, ary ny Power Domain Switch-on.
– Famantaranandro
- Mitambatra 15- hatramin'ny 35-MHz High-Frequency
Oscillator ampiasaina hamokarana famantaranandro fanondro ho an'ny rafitra sy famantaranandro periferika isan-karazany
- Manohana ny famantaranandro manokana Enable sy Disable
Fanaraha-maso ny subsystems sy ny periferika ho
Manamora ny fampihenana ny fanjifana herinaratra
- ADPLL dimy hamorona famantaranandro rafitra
(MPU Subsystem, DDR Interface, USB ary Periferika [MMC sy SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
